Περιγραφή

Η ενσωμάτωση πολλαπλών επεξεργαστικών πυρήνων σε ένα chip (multicores ή CMPs - Chip Multi-Processors) κερδίζει συνεχώς έδαφος στην κατεύθυνση της μεγιστοποίησης της απόδοσης των σύγχρονων επεξεργαστών. Σε συνδυασμό με τον εγγενή παραλληλισμό που μπορεί να εξαχθεί από την εκάστοτε εφαρμογή, εκτιμάται ότι μπορεί συνδράμει σημαντικά στη μείωση του χρόνου εκτέλεσης των εφαρμογών, περισσότερο από ό,τι άλλες παράμετροι που δεν επιδέχονται σε μεγάλο βαθμό περαιτέρω βελτιστοποιήσεις (π.χ. συχνότητα λειτουργίας ή μικροαρχιτεκτονικά χαρακτηριστικά όπως η υπερβαθμωτή και η out-of-order εκτέλεση εντολών ή η πρόβλεψη διακλαδώσεων). Αναμένεται ότι στα επόμενα χρόνια, ο αριθμός των πυρήνων που θα συμπεριλαμβάνονται σε ένα chip θα είναι της τάξης των δεκάδων ή ακόμα και των εκατοντάδων, οδηγώντας έτσι σε πολυ-πύρηνες αρχιτεκτονικές μεγάλης κλίμακας.

Ωστόσο, δεν είναι ακόμα σαφές ποιος είναι ο πλέον ενδεδειγμένος τρόπος διαμοιρασμού της ιεραρχίας μνήμης, σε ένα περιβάλλον όπου μεγάλος αριθμός νημάτων μίας παράλληλης εφαρμογής εκτελούνται υπό έναν κοινό χώρο διευθύνσεων, και μπορεί να μοιράζονται ή και να ανταγωνίζονται για τα ίδια δεδομένα.

Από τη μια πλευρά, έχουμε διαμορφώσεις όπου υπάρχει χαμηλός (ή καθόλου) διαμοιρασμός, και κάθε πυρήνας έχει δικά του τα υψηλότερα επίπεδα κρυφής μνήμης (Σχήμα 1). Αυτή είναι και η πολιτική που ακολουθήθηκε στις πρώτες υλοποιήσεις πολυπύρηνων επεξεργαστών που έκαναν την εμφάνισή τους τα τελευταία χρόνια. Το πλεονέκτημα τέτοιων σχημάτων είναι ότι κάθε πυρήνας έχει για αποκλειστική χρήση πολλαπλά επίπεδα κρυφής μνήμης, χωρίς να υπάρχει ο κίνδυνος τα δεδομένα πάνω στα οποία εργάζεται το αντίστοιχο νήμα να εκτοπιστούν λόγω συγκρούσεων με δεδομένα νημάτων από άλλους πυρήνες. Το μειονέκτημα είναι ότι η ενδο-επικοινωνία μεταξύ των νημάτων, για τους σκοπούς της ανταλλαγής δεδομένων ή του συγχρονισμού, πρέπει να περάσει από τα χαμηλότερα επίπεδα στην ιεραρχία (L3 cache ή κύρια μνήμη), με αποτέλεσμα να γίνεται με μεγάλη σχετικά καθυστέρηση (latency) και μικρό ρυθμό (bandwidth). Σε αυτά, προστίθεται και η επιπλέον επιβάρυνση εξαιτίας της λειτουργίας του πρωτοκόλλου συνοχής δεδομένων (coherency protocol), από τη στιγμή που υπάρχουν πολλαπλά αντίγραφα των ίδιων δεδομένων σε διαφορετικές κρυφές μνήμες.

Στην άλλη πλευρά, έχουμε διαμορφώσεις με υψηλό (ή πλήρη) διαμοιρασμό, με τους πυρήνες να μοιράζονται τα περισσότερα επίπεδα κρυφής μνήμης (Σχήμα 2). Σε αυτή την περίπτωση, η ενδο-επικοινωνία είναι αποτελεσματικότερη, εφόσον η διασύνδεση γίνεται στο εσωτερικό του chip (σε υψηλές συχνότητες, μικρές καθυστερήσεις και μεγάλο εύρος δεδομένων, δηλαδή), ενώ δεν υπάρχει επιβάρυνση λόγω κάποιου πρωτοκόλλου συνοχής. Από τη στιγμή όμως που υπάρχει διαμοιρασμός, σε κάθε πυρήνα αναλογεί κατ’ ουσία μικρότερο μέρος της κρυφής μνήμης σε σχέση με την πρώτη περίπτωση, ενώ υπάρχει και ο κίνδυνος συγκρούσεων μεταξύ των δεδομένων των νημάτων.